« XML共同開発者のサン元幹部、ティム・ブレイ氏がオラクルへの移籍を拒否 | Main | 6種類からソリューションを組み合わせられるセキュリティスイートを発売(エフセキュア) »
32ナノ、6コアモデルも登場──Xeon 5600シリーズ発表 / 2010年03月17日(水)
 インテルは、3月17日にXeonの新ラインアップ「Xeon 5600」シリーズを発表した。開発コード名が「Westmere-EP」とあるように、2CPU構成に対応した“Efficient Performance”層をカバーするモデルで、32ナノメートルプロセスルールを採用する。また、システムに実装された2個のXeon 5600シリーズはQPI(Quick Path Interconnect)で接続する。

【表:Xeon 5600シリーズの主な仕様】 【拡大画像】

 上位モデルの「Xeon X5680」「Xeon X5670」「Xeon X5660」「Xeon L5680」「Xeon W3680」は、内部に6コアを内蔵し、3次キャッシュメモリにコア共有で12Mバイト(共有するのは3コアごとに6Mバイト)を搭載するのが特徴だ。Hyper-Thread Technologyに対応するので6コアで同時に処理できるスレッドは12本になる。2個のXeon 5600シリーズを実装したシステムでは、実に12コア、24スレッドの同時処理が可能になる。また、バリューモデルの「L5609」以外はIntel Turbo Boost Technologyをサポートする。

 対応するCPUソケットはLGA1366、CPUに統合されているメモリコントローラはトリプルチャネル構成で、駆動電圧1.35ボルトのDDR3を駆動可能。メモリは、Registered DIMM、または、Unbuffered DIMM with ECCが利用できる。

 最上位モデルのTDPは130ワットになる。従来のXeon 5500シリーズでサポートされていなかった「Intel Trusted Execution Technology」と「Intel AES New Instruction」を新たにサポートすることになった。

 インテル技術本部プラットフォームテクノロジーグループ 技術部長の渥美和彦氏によると、従来のXeon 550シリーズでもIntel Trusted Execution Technologyはサポートしていたが、対応するプラットフォームでTPMチップを実装した製品がほとんどなかったため非サポートにしていたという。また、トリプルチャネルで構成されるメモリバスについても、渥美氏は、「チャネルをすべて使って均等にメモリを実装しないとメモリのパフォーマンスが著しく低下する」と説明している。

 今回登場するXeon 5600シリーズの主な仕様と1000個出荷時における単価は以下のとおりだ。
 ※http://plusd.itmedia.co.jp/pcuser/articles/1003/17/news026.html

【3月17日11時19分配信 +D PC USER
http://headlines.yahoo.co.jp/hl?a=20100317-00000016-zdn_pc-sci

Posted at 12:02/ この記事のURL
この記事のURL
http://yaplog.jp/pdnrokqillpxmt/archive/625
P R
カテゴリアーカイブ
   
Powered by ブログ作成ならヤプログ!